Portail nationalFormation

Processeurs de signaux et logique programmable

Code UE : ELE119

  • Cours + travaux pratiques
  • 6 crédits
  • Volume horaire de référence
    (+ ou - 10%) : 50 heures

Responsable(s)

Christophe ALEXANDRE

Public, conditions d’accès et prérequis

Avoir un niveau bac + 2, posséder des connaissances en électronique numérique combinatoire et séquentielle, en traitement de signal, en assembleur sur microprocesseur et avoir déjà utilisé un langage évolué tel que Basic, Fortran, C, Pascal...

L'avis des auditeurs

Les dernières réponses à l'enquête d'appréciation pour cet enseignement :

Objectifs pédagogiques

  • Compléter sa formation en électronique numérique.
  • Programmer un processeur de signal (DSP) en C et en assembleur, pour réaliser des traitements en temps réel. 
  • Connaître les outils et les techniques de programmation de différents composants logiques programmables, principalement les FPGA, ainsi que les bases du langage VHDL.

Mots-clés

Contenu

ELE119 est composée aux 2/3 de travaux pratiques.
Processeur des signaux (DSP)
  • Architecture des DSP, différences par rapport aux microprocesseurs
  • Chaîne d'acquisition et de traitement du signal,
  • Programmation en virgule fixe, notions d'optimisation et de profiling
  • Le DSP Texas TMS320C6713 : architecture, carte de développement, outil de développement (Code Composer)
  • Mise en œuvre de filtrages numériques, synthèse directe de fréquence, modulation et démodulation en prenant en compte les contraintes temps réels.
  • Découverte et utilisation de Code Composer.
Logique programmable
  • Les familles de circuits logiques programmables (PROM, PAL, EPLD, FPGA).
  • La technologie propre à chaque famille.
  • Les performances et les domaines d'utilisation.
  • Les outils de travail :
  • Saisie de schéma
  • Synthèse logique et langage VHDL
  • Simulation fonctionnelle et dynamique
  • Implémentation du circuit et test
  • Usage des outils XILINX.

Modalité d'évaluation

ELE119 est composée aux 2/3 de travaux pratiques. Les 4 séances de regroupement obligatoires servent à valider sur maquette FPGA/DSP les TP réalisés en simulation à la maison. 
Il y a 2 séances à la fin de la partie FPGA et 2 séances à la fin de la partie DSP. Un examen théorique d'environ une heure est organisé à la fin de chaque partie FPGA/DSP.

Bibliographie

  • C. ALEXANDRE : Processeurs de signaux et logique programmable. 2 parties
  • JESSE H. JENKINS : Designing with FPGAs and CPLDs (Prentice Hall)
  • C. TAVERNIER : Circuits logiques programmables (Dunod)

Cette UE apparaît dans les diplômes et certificats suivants

Contact

EPN03 - Easy
292 rue Saint-Martin 11-B-2
75141 Paris Cedex 03
Tel :01 40 27 24 81
Adrian Bontour
Voir le site

Voir le calendrier, le tarif, les conditions d'accessibilité et les modalités d'inscription dans le(s) centre(s) d'enseignement qui propose(nt) cette formation.

UE

    • Paris
      • Centre Cnam Paris
        • 2022-2023 2nd semestre : FOAD hybride soir ou samedi
    • Liban
      • Liban
        • 2022-2023 2nd semestre : Présentiel soir ou samedi